АСМЛ планує широке застосування технології High‑NA EUV вже наступного року для виробництва чіпів з розміром транзисторів 1,4 нм і менше

Коротке зміст

Новий етап мініатюризації мікросхем вимагає переходу до більш просунутих методів литографії. За наступні два роки галузь має запустити виробництво чіпів з використанням обладнання класу High‑NA EUV, що дозволяє досягнути розмірів до 8 нм за один проход і відкриває шлях до техпроцесів 1,4 нм та менше 10 нм (DRAM).

1. Технологічні можливості High‑NA EUV
Параметр | Значення
Числова апертура (NA) | 0,55
Мінімальний розмір за один проход | ≤ 8 нм
Можливі техпроцеси | 1,4 нм (інтегральні мікросхеми), < 10 нм (DRAM)

Ці характеристики роблять обладнання ASML Twinscan EXE:5200B та аналогічні рішення критично важливими для майбутніх мікроелектронних технологій.

2. Ключові гравці
Компанія | Статус впровадження | Коментар
ASML | Виробник High‑NA EUV | Перші клієнти: Intel, Samsung, SK Hynix
TSMC | Не готовий до масового використання | Вартість однієї системи – 380 млн USD; планується відхід від чіпів 1,4 нм
Intel | У грудні 2023 р. ввела Twinscan EXE:5200B | Підготовка до випуску технології 14A та супутнього обладнання
Samsung Electronics | Отримала перший сканер у грудні 2023; другий – в цьому півріччі | Планує використовувати його для Exynos 2600 (2 нм) і майбутніх Tesla‑процесорів
SK Hynix | Освоює High‑NA EUV з вересня 2023 | Вже застосовує звичайну EUV-літографію в DRAM (10 нм), планує використовувати мінімум п'ять шарів EUV для 6-го покоління
Micron Technology | Поки не визначилася зі сроками впровадження | Можливі плани по High‑NA EUV
Rapidus (Японія) | Освоює технологію 2 нм; планує 1,4 нм у 2029 | До 2027 р. має запустити масове виробництво чіпів 2 нм на Хоккайдо

3. Економічні аспекти
* Вартість обладнання – одна система High‑NA EUV коштує близько 380 млн USD.
* Перехід до більш дорогого обладнання підвищує собівартість продукції, що в кінцевому результаті відображається на споживачах.
* Тому великі виробники (TSMC, Rapidus) проявляють обережність і планують впровадження поетапно.

4. Очікувані терміни
Нові литографічні сканери ASML для масового виробництва передової напівпровідникової продукції почнуть активно застосовуватись у 2027–2028 роках. До того часу компанії поступово налаштовуватимуть свої виробничі лінії, інтегруючи High‑NA EUV в існуючі технологічні процеси.

Висновок
Перехід до High‑NA EUV – ключовий крок для досягнення розмірів до 1,4 нм та більш компактних DRAM. Найбільші світові гравці вже почали підготовчі роботи, але масове впровадження очікується лише через кілька років через високі витрати і необхідність адаптації виробничих ланцюжків.