Інтелектуальний агент створив повний процесор RISC‑V за 12 годин, використовуючи лише запит у 219 слів

Коротка зміст новини

* Стартап Verkor.io використав власну ІІ‑систему *Design Conductor*, щоб за 12 годин згенерувати повністю працездатне ядро процесора на базі RISC‑V.

* Отриманий чіп, названий VerCore, представляє собою п'ятиступеневе конвеєрне ядро без кешу і паралельного виконання. При частоті 1,48 ГГц у техпроцесі ASAP7 він набрав 3261 бал у тесті CoreMark – майже так само, як мобільний Intel Celeron SU2300 2011 року.

* У статті докладно описується архітектура конвеєра (вибірка → декодування → виконання → доступ до пам'яті → запис), а також оптимізації, включаючи швидкий множник Бута‑Уоллеса та схему з однотактним штрафом за розгалуження.

* Ядро не було виготовлено на реальному чіпі; його працездатність перевірялася симулятором Spike. VerCore здатен запускати uCLinux у цій середовищі.

* Автори зазначають, що традиційна розробка високопродуктивних чіпів коштує понад 400 млн доларів і займає від 18 до 36 місяців з участю сотень інженерів. У той же час їх автономний процес від специфікації до GDSII завершився за 12 годин.

* Обмеження базових мовних моделей виявлені у роботі: іноді модель «недооцінює складність» і намагається внести надмірні зміни, а при роздумуванні про Verilog помилково трактує його як послідовну мову. Це ускладнює налагодження термінів проекту.

* Для переходу до серійного виробництва потрібен 5–10 осіб, а зростання складності проектів призводить до нелінійного збільшення обчислювальних вимог, що ускладнює комерційне масштабування.

* Verkor планує опублікувати вихідний код і скрипти зборки до кінця квітня та продемонструвати реалізацію на FPGA на конференції DAC.

Таким чином, стартап показав, як автономний ІІ‑агент може значно прискорити проектування процесора, але при цьому залишаються питання масштабованості і надійності у реальному виробництві.